融為一體 - Intel Lakefield SoC 將直接整合記憶體,採用 Foveros 3D 技術打造

- 軒仔 - 2019-03-01 - visibility Views

Intel 在上年 12 月的 Intel Architecture Day 上公佈了名為「Foveros」的全新 3D 封裝技術。這技術首次引入了 3D 堆疊的優勢,可實現在邏輯晶片上進行堆疊,當時 Intel 還展出使用該技術製造的 Hybrid x86 CPU,也公佈了一些規格細節。

最近 Intel 在 Youtube 上放出了介紹採用 Foveros 3D 封裝製程生產的 Lakefield SoC 影片,在影片中可見 SoC 至少包含四個層,前兩層是由 PoP 封裝的 DRAM 所組成,並由兩組 BGA DRAM 堆疊在一起,第三層則是由 10 nm 製程製打造的 CPU與 GPU,最底層則是 22 nm  的 I/O 與快取層。

10 nm 設計包含一個 Sunny Cove 大核心,擁有專用的 L2 快取,還有  0.5MB 的 MLC 快取,Tremont 小核心 (共享 1.5M L2 快取),所有核心共享 4 MB LLC 快取,支持 LPDDR4,整合了 Gen 11 核顯

位於底部的基底層作為 SoC 的快取與 I/O 模組,由於 SoC 直接整合了 DRAM 模組,所以可以讓移動設備的主板變得更輕巧。而 Lakefield SoC 本身也只有 12*12 mm 大小,TDP 亦不會高於 7 W。

 

資料來源