外媒 AdoredTV 的消息指，AMD 代號為「Milan」的下代 Zen 3 構架將會有一些核心級別的改進，目標為了將 IPC 效能比 Zen 2 再提升多 10 – 15% 左右。
Zen3 構架沿用 CPU Die 與 I/O Die 分離的 Chiplets 設計方案，但是最大差異為單個 CCX 將會擁有 8 個核心，目前的 Ryzen CPU 單個 CCX 為 4 個核心，2 個 CCX 組成一個 CCD。
至於這個結構改動將會帶來什麼效果呢? 此前單個 CCD 雖然有 8 個核心 32MB L3 Cache，但是分成了 2 個 CCX，單個 CCX 為 4 個核心 16MB Cache，不同 CCX 間的 L3 Cache 是不能共用的，即是每個核心最多只能調用 16MB L3 Cache。如果一個應用程序只能支持 4 個或者更少核心數，那另一個 CCX 的 16MB L3 Cache 就有機會被閒置。
Zen 3 這個改動就是讓每個核心任何時間都能調用全部的 32M L3 Cache，因此對單核性能要求較高的應用，這種設計將會大幅增強處理器的運算效能。而 Zen2 的 IPC 提升 18% 的秘訣之一就是通過翻倍的 L3 容量，而這次 Zen 3 構架則是將每個核心能夠利用的 Cache 容量再次翻倍。且這次 Zen 3 的改動並不需要增加額外的電晶體，即製程不變下，也能帶來額外的 IPC 性能提升。
