台積電5nm工藝進入試產階段,同階段良品率是近幾代工藝中最好的...

- 軒仔 - 2019-04-08 - visibility Views

近日台積電 TSMC 表示其 5 nm 製程已經進入試產階段,並於開放創新平台下推出 5 nm 設計架構的完整版本,助客戶完成 5 nm 晶片的設計。這個製程目標定位在 5G 與 AI 市場,為晶片設計者提供不同等級的性能與功耗最佳方案,支持下一代高階移動及高性能運算產品。

台積電表示此 5nm 比較於其 7 nm 製程,用 5nm 製程打造出來 ARM Cortex-A72 處理器能夠提供 1.8 倍的邏輯密度,而且頻率可以提升 15%,亦能生產出優異的 SRAM 。此 5 nm 製程採用極紫外光微影技術,良率也已經有優異的表現。

整合此前 Apple A14 處理器即將流片的消息,看來台積電的 5nm EUV 製程完成度相當的不錯,估計年底或者明年初就能小規模投產,明年在手機上見到 5 nm 的手機處理器可能性十分大。

 

資料來源