帕爾貼效應

隨著 2D 平面半導體技術漸入瓶頸，2.5D、3D 立體封裝普遍被視為未來大趨勢。但隨著堆疊元器件的增多，解決集中的熱量成為了一大問題。近日，AMD 就突然申請了一項非常特殊的專利設計。 根據專利文件，AMD 計劃在 3D 堆疊的內存或邏輯晶片中間插入一個熱電效應散熱模組 (TEC)，原理是利用帕爾貼效應 (Peltier Effect)。它也被稱作溫差電效應，由 N、P型半導體材料組成一對熱電偶，通入直流電流後，因電流方向不同，電偶結點處將產生吸熱和放熱現象。AMD 指利用此效應